ATXMEGA256C3-AUR IC MCU 8/16BIT 256KB FLSH 64TQFP

Descripció

L'Atmel AVR XMEGA és una família de microcontroladors de 8/16 bits de baixa potència, alt rendiment i perifèrics basats en l'arquitectura RISC millorada AVR.En executar instruccions en un sol cicle de rellotge, els dispositius AVR XMEGA aconsegueixen un rendiment de CPU que s'aproxima al milió d'instruccions per segon (MIPS) per megahertz, permetent al dissenyador del sistema optimitzar el consum d'energia en comparació amb la velocitat de processament.La CPU AVR combina un ric conjunt d'instruccions amb 32 registres de treball de propòsit general.Tots els 32 registres estan connectats directament a la unitat aritmètica lògica (ALU), cosa que permet accedir a dos registres independents en una sola instrucció, executada en un cicle de rellotge.L'arquitectura resultant és més eficient del codi, alhora que aconsegueix un rendiment moltes vegades més ràpid que els microcontroladors convencionals d'un sol acumulador o basats en CISC.Els dispositius XMEGA C3 ofereixen les següents característiques: flash programable al sistema amb capacitats de lectura mentre escriptura;EEPROM i SRAM internes;sistema d'esdeveniments de quatre canals i controlador d'interrupció multinivell programable, 50 línies d'E/S de propòsit general, comptador en temps real (RTC) de 16 bits;cinc temporitzadors/comptadors de 16 bits amb canals de comparació i PWM;tres USART;dues interfícies sèrie de dos cables (TWI);una interfície USB 2.0 de velocitat completa;dues interfícies perifèriques sèrie (SPI);un ADC de setze canals i 12 bits amb guany programable;dos comparadors analògics (AC) amb mode finestra;temporitzador de control programable amb oscil·lador intern independent;oscil·ladors interns precisos amb PLL i preescalador;i detecció programable d'apagat.La interfície de programa i depuració (PDI), una interfície ràpida de dos pins per programar i depurar, està disponible.Els dispositius XMEGA C3 tenen cinc modes d'estalvi d'energia seleccionables per programari.El mode inactiu atura la CPU alhora que permet que la SRAM, el sistema d'esdeveniments, el controlador d'interrupció i tots els perifèrics continuïn funcionant.El mode d'apagada desa la SRAM i el contingut del registre, però atura els oscil·ladors, desactivant totes les altres funcions fins al següent TWI, reinici de l'USB o interrupció o restabliment de canvi de pin.En mode d'estalvi d'energia, el comptador asíncron en temps real continua funcionant, la qual cosa permet que l'aplicació mantingui una base de temporitzador mentre la resta del dispositiu està dormint.En mode d'espera, l'oscil·lador de cristall extern continua funcionant mentre la resta del dispositiu està dormint.Això permet una arrencada molt ràpida des del cristall extern, combinat amb un baix consum d'energia.En mode d'espera ampliat, tant l'oscil·lador principal com el temporitzador asíncron continuen funcionant.Per reduir encara més el consum d'energia, el rellotge perifèric de cada perifèric individual es pot aturar opcionalment en mode actiu i mode de repòs inactiu.