LCMXO2-1200HC-4TG144I IC FPGA 107 E/S 144TQFP

Descripció

La família MachXO2 de PLD de potència ultra baixa, encesa instantània i no volàtil té sis dispositius amb densitats que van des de 256 fins a 6864 taules de consulta (LUT).A més de la lògica programable de baix cost basada en LUT, aquests dispositius inclouen Embedded Block RAM (EBR), RAM distribuïda, memòria flaix d'usuari (UFM), Phase Locked Loops (PLL), suport d'E/S síncrona de fonts predissenyades, suport de configuració avançada. incloent la capacitat d'arrencada dual i les versions endurides de les funcions d'ús habitual, com ara el controlador SPI, el controlador I2 C i el temporitzador/comptador.Aquestes característiques permeten que aquests dispositius s'utilitzin en aplicacions de sistemes i de consum de gran volum i baix cost.Els dispositius MachXO2 estan dissenyats en un procés de baixa potència no volàtil de 65 nm.L'arquitectura del dispositiu té diverses característiques, com ara E/S diferencials programables de baix swing i la capacitat de desactivar bancs d'E/S, PLL en xip i oscil·ladors de forma dinàmica.Aquestes funcions ajuden a gestionar el consum d'energia estàtica i dinàmica, donant lloc a una potència estàtica baixa per a tots els membres de la família.Els dispositius MachXO2 estan disponibles en dues versions: dispositius d'ultra baixa potència (ZE) i d'alt rendiment (HC i HE).Els dispositius d'ultra baixa potència s'ofereixen en tres graus de velocitat -1, -2 i -3, sent -3 el més ràpid.De la mateixa manera, els dispositius d'alt rendiment s'ofereixen en tres graus de velocitat: –4, –5 i –6, sent –6 el més ràpid.Els dispositius HC tenen un regulador de tensió lineal intern que admet tensions d'alimentació VCC externes de 3,3 V o 2,5 V. Els dispositius ZE i HE només accepten 1,2 V com a tensió d'alimentació VCC externa.Amb l'excepció de la tensió d'alimentació, els tres tipus de dispositius (ZE, HC i HE) són funcionalment compatibles i els pins són compatibles entre si.Els PLD MachXO2 estan disponibles en una àmplia gamma de paquets avançats sense halògens que van des del WLCSP de 2,5 mm x 2,5 mm d'estalvi d'espai fins al fpBGA de 23 mm x 23 mm.Els dispositius MachXO2 admeten la migració de densitat dins del mateix paquet.La taula 1-1 mostra les densitats de LUT, el paquet i les opcions d'E/S, juntament amb altres paràmetres clau.La lògica síncrona de fonts prèviament dissenyada implementada a la família de dispositius MachXO2 admet una àmplia gamma d'estàndards d'interfície, com ara LPDDR, DDR, DDR2 i engranatges 7:1 per a E/S de pantalla.